日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月13日

出願番号

Application Number:

特願2002-268317

[ST.10/C]:

[JP2002-268317]

出 願 人 Applicant(s):

富士通株式会社

2003年 6月11日

特 許 庁 長 官 Commissioner, Japan Patent Office





【書類名】

要約書

【要約】

【課題】本発明は、メモリセルアレイを複数のブロックに分割した構成において レファレンス回路と各ブロックとの間で適切な比較動作が実行可能な不揮発性半 導体記憶装置を提供することを目的とする。

【解決手段】不揮発性半導体記憶装置は、各々が1つのメモリセルアレイを含む 複数のブロックと、レファレンスセルと、レファレンスセルから読み出すレファ レンス信号を複数のブロックの各々に供給する信号線と、複数のブロックの各々 に設けられ、メモリセルアレイからの読み出しデータに与えられる負荷と同一の 負荷をレファレンス信号に与えるレファレンス負荷回路と、複数のブロックの各々 に設けられ、レファレンス負荷回路により負荷が与えられたレファレンス信号 と読み出しデータとを比較して読み出しデータを判定するセンス回路を含む。

【選択図】

図 2



出 願 人 履 歴 情 報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社

特2002-268317

【書類名】 特許願

【整理番号】 0241221

【提出日】 平成14年 9月13日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 G11C 7/00

【発明の名称】 不揮発性半導体記憶装置

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 槻舘 美弘

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0114942

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】不揮発性半導体記憶装置

【特許請求の範囲】

【請求項1】各々が1つのメモリセルアレイを含む複数のブロックと、

レファレンスセルと、

該レファレンスセルから読み出すレファレンス信号を該複数のブロックの各々 に供給する信号線と、

該複数のブロックの各々に設けられ、該メモリセルアレイからの読み出しデータに与えられる負荷と同一の負荷を該レファレンス信号に与えるレファレンス負荷回路と、

該複数のブロックの各々に設けられ、該レファレンス負荷回路により負荷が与 えられた該レファレンス信号と該読み出しデータとを比較して該読み出しデータ を判定するセンス回路

を含むことを特徴とする不揮発性半導体記憶装置。

【請求項2】該レファレンス負荷回路は、複数のブロックのうちの選択ブロックにおいてのみ該レファレンス信号を通過させるパスゲートを更に含むことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項3】該複数のブロックの各々に設けられ該メモリセルアレイから読み出されるデータを選択する Y ゲートを更に含み、該 Y ゲートの最終段のゲートと該パスゲートとは同一構成の回路素子であり同一の電圧により駆動されることを特徴とする請求項 2 記載の不揮発性半導体記憶装置。

【請求項4】該レファレンスセルに近接して1セットのみ設けられ、該 Y ゲートの最終段以外のゲートに対応し該レファレンス信号を通過させるゲートを更に含むことを特徴とする請求項3記載の不揮発性半導体記憶装置。

【請求項5】該Yゲートの最終段のゲートと該パスゲートとを駆動する昇圧電圧 を生成する昇圧回路と、

該昇圧回路が生成する昇圧電圧を該複数のブロックの各々に供給する電源線と

該複数のブロックの各々に設けられ該選択ブロックにおいてのみ該昇圧電圧を

該Yゲートの最終段のゲートと該パスゲートとに供給するスイッチ回路 を更に含むことを特徴とする請求項3記載の不揮発性半導体記憶装置。

【請求項6】該センス回路は該読み出しデータを電流電圧変換する第1の電流電圧変換回路を含み、該レファレンス負荷回路は該レファレンス信号を電流電圧変換する第2の電流電圧変換回路を含み、該第1の電流電圧変換回路と該第2の電流電圧変換回路とは同一の回路構成を有することを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項7】該センス回路は該読み出しデータのソース側の電位を接地する第1の接地回路を含み、該レファレンス負荷回路は該レファレンス信号のソース側の電位を接地する第2の接地回路を含み、該第1の接地回路と該第2の接地回路とは同一の回路構成を有することを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項8】該センス回路は該読み出しデータのソース側の電位と該レファレンス信号のソース側の電位とを短絡する回路を更に含むことを特徴とする請求項7 記載の不揮発性半導体記憶装置。

【請求項9】該センス回路は該読み出しデータのドレイン側ビット線の隣のビット線の電位をプリチャージする第1のプリチャージ回路を含み、該レファレンス負荷回路は該レファレンス信号のドレイン側ビット線の隣のビット線の電位をプリチャージする第2のプリチャージ回路を含み、該第1のプリチャージ回路と該第2のプリチャージ回路とは同一の回路構成を有することを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項10】該センス回路は該読み出しデータのドレイン側ビット線の隣のビット線の電位と該レファレンス信号のドレイン側ビット線の隣のビット線の電位とを短絡する回路を更に含むことを特徴とする請求項9記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、不揮発性半導体記憶装置に関し、詳しくはメモリセルアレイが複数

のブロックに分割された不揮発性半導体記憶装置に関する。

【従来の技術】

不揮発性メモリ装置においては、メモリセルから読み出したデータレベルを決定する際の比較対象として、メモリセルとは別個にレファレンス用のメモリセルが設けられる。レファレンスセルは、一般にメモリセルアレイの一部としてではなく、メモリセルアレイの周辺回路部分に配置され、一つのメモリ装置に対して一つのセットが設けられる。メモリセルアレイが複数のブロックに分割されている場合には、各々のブロックのセンスアンプにレファレンスセルの出力を分配して供給する必要がある。

[0002]

図1は、フラッシュメモリ装置におけるデータ読み出しについて説明する図である。

[0003]

図1においてメモリセルアレイ11は、複数のメモリセルトランジスタ21、 複数のワード線WL及び複数のビット線MBLを含む。メモリセルアレイ11は 、仮想接地メモリアレイとしてビット線が拡散層で形成されており、一対のビッ ト線のうちグラウンド電位に設定した側がソースとなり電源電位に設定した側が ドレインとなる。このような仮想接地メモリアレイにおいては、ワード線方向に 隣接するメモリセル間でビット線が共有される。

[0004]

Yゲート12は、複数のトランジスタ22及び23を含み、ビット線を選択するアドレスに応じたデコード信号CS(0)、CS(1)、CS(2)、BSD(0)、BSG(0)、及びBSP(0)により、メモリセルアレイのビット線MBLを選択する。デコード信号CS(n)の電源としては、電源電圧VCCを内部でブーストした昇圧電位VBOOST_CSGが用いられる。図1においてYゲート12は簡略化した構成で示されるが、実際には、多数のビット線MBLから一つのメモリセルに対応するビット線MBLを選択可能なように、複数のトランジスタ22及び23が配置されている。

[0005]

センス回路13は、トランジスタ24乃至26、センスアンプ27、電流電圧 変換回路28、及びプリチャージ回路29を含む。

[0006]

メモリセルアレイ11の読み出し対象メモリセルのドレインとなるビット線MBLは、Yゲート12においてBSD(0)が接続されたトランジスタ23を介し、DATABとして電流電圧変換回路28に接続される。BSD(0)の電源には昇圧電位VBOOST_CSGが用いられる。電流電圧変換回路28の出力SAIはセンスアンプ27に供給される。

[0007]

メモリセルアレイ11の読み出し対象メモリセルのソースとなるビット線MB Lは、Yゲート12においてBSG(0)が接続されたトランジスタ23を介し、ARVSSとしてトランジスタ25のドレインに接続される。BSG(0)の電源には電源電圧VCCが用いられる。通常の読み出し動作では、トランジスタ25のゲート端子電位であるSPVBがHIGHとなり、ARVSSは接地電位VSSへ接続される。

[0008]

読み出し対象メモリセルのドイレンとなるビット線の隣りのビット線は、Yゲート12においてBSP(0)が接続されたトランジスタ23を介し、DATABPとしてプリチャージ回路29に接続される。BSP(0)の電源には昇圧電位VBOOST_CSGが用いられる。プリチャージ回路29は、メモリセルの読み出し時に、ドレインとなるビット線の隣りのビット線を充電する。プリチャージ回路29は電流電圧変換回路28と同一の回路構成であり、ドレインとなるビット線と同一電位をその隣のビット線に供給する。従って、これらのビット線間には電流が流れずに、読み出し対象のメモリセルの電流のみが電流電圧変換回路28により検出されることになる。

[0009]

以上説明したメモリセル側の動作と同様の動作を実現するために、レファレンス側にも同様の回路が設けられる。

[0010]

レファレンスセル回路 1 4 は、メモリセルトランジスタ 2 1 と同一構成の複数 のセルトランジスタ 3 1 と、そのうちの一つであるレファレンスセル 3 1 (丸で 囲んで示す)を読み出すためのワード線 S B S R を含む。

[0011]

レファレンスYゲート15は、複数のトランジスタ32及び33を含む。トランジスタ32は、昇圧電位VBOOST_CSGにより駆動されている。またトランジスタ33のうちで、ドレイン側ビット腺及びその隣のビット線に対応するトランジスタ33は昇圧電位VBOOST_CSGにより駆動され、ソース側ビット線に対応するトランジスタ33は電源電圧VCCにより駆動される。

[0012]

レファレンス負荷回路 1 6 は、トランジスタ 3 4、電流電圧変換回路 3 5、及びプリチャージ回路 3 6 を含む。このレファレンス負荷回路 1 6 は、メモリセルアレイ 1 1 の読み出し対象メモリセルから読み出した信号と同一の負荷をレファレンスセルから読み出した信号に対して与えることで、メモリデータ信号とレファレンス信号とを同一の条件で比較可能にするために設けられる。

[0013]

レファレンスセル31のドレインとなるビット線は、レファレンスYゲート15を介しDATABXとして電流電圧変換回路35に接続される。電流電圧変換回路35の出力SAREFは、センス回路13のセンスアンプ27に供給される

[0014]

レファレンスセル31のソースとなるビット線は、Yゲート12を介しGAR VSSとしてトランジスタ34のドレインに接続される。通常の読み出し動作では、トランジスタ34のゲート端子電位であるSPVB_REFEXがHIGH となり、GARVSSは接地電位VSSへ接続される。

[0015]

レファレンスセル31のドイレンとなるビット線の隣りのビット線は、Yゲート12を介しDATAB_PREとしてプリチャージ回路36に接続される。プリチャージ回路36は、メモリセルの読み出し時に、ドレインとなるビット線の

隣りのビット線を充電する。プリチャージ回路36は電流電圧変換回路35と同一の回路構成であり、ドレインとなるビット線と同一電位をその隣のビット線に供給する。従って、これらのビット線間には電流が流れずに、レファレンスセル31の電流のみが電流電圧変換回路35により検出されることになる。

[0016]

丸で囲まれたメモリセルトランジスタ21を読み出す場合、WL(2)を選択活性化し、更にYゲート12でビット線を選択する。またレファレンスセル回路14のワード線SBSRを活性化する。SPVB、SPVP_REFEX、PGMDB、及びMUXDATAPBを全てHIGHにして、GARVSSとARVSSを接地電位VSSとすると共に、DATABPとDATAB_PREとを短絡する。センスアンプ27によりレファレンスセル31の電流とメモリセル21の電流Icとを比較して、Icの方が大きい場合には"1"と判断し、小さい場合は"0"と判断する。

[0017]

仮にARVSSに電流が多く流れてARVSSの電圧が上昇した場合であっても、ARVSSとGARVSSとを短絡しているのでGARVSSも同様に電圧が上昇し、レファレンスセルと読み出し対象メモリセルセルについてリード条件が常に同一となる。また同様に、DATABPとDATAB_PREが短絡しているので、レファレンスセルと読み出し対象メモリセルのリード条件が常に同一となる。

[0018]

なお上記記載に関わる出願人が知っている先行技術は、公知・公用の技術である既存の装置に関するものであり、先行技術調査に基づく文献公知発明に関するものではない。

[0019]

また従来技術として、複数のセルアレイと1つのリファレンスセルアレイを有するものがある(特許文献1参照)。

[0020]

【特許文献1】

特開2001-143487

[0021]

【発明が解決しようとする課題】

例えばメモリセルアレイ11が4つのブロックに分割されている場合、各々のブロックに対してセンス回路13を設けることになる。この際、レファレンスセル回路14、レファレンスYゲート15、及びレファレンス負荷回路16を一セット設け、これらのレファレンス回路を4つのブロックで共通に使用することとすると、以下に述べるような問題が生じる。

[0022]

回路素子の特性は、素子の配置位置におけるレイアウトの相違等により影響され各素子毎にバラツキがある。従って、レファレンス回路と第1のブロックとで特性が一致して適性にデータ判定が可能であったとしても、当該レファレンス回路と他のブロックとでは特性が一致せずに適性なデータ判定が出来ない可能性がある。特に昇圧電圧VBOOST_CSGについては、距離的に離れたレファレンスYゲート15と各ブロックのYゲート12との間で差が生じてしまうと、レファレンスYゲート15及びYゲート12の出力同士が適切な比較対象とならない結果となる。

[0023]

このように各ブロック間で回路特性及び駆動電位にバラツキが生じるので、レファレンスセルと各ブロックのメモリセルとの間で適切なデータ判定のための比較動作が出来ないという問題がある。

[0024]

以上を鑑みて本発明は、メモリセルアレイを複数のブロックに分割した構成に おいてレファレンス回路と各ブロックとの間で適切な比較動作が実行可能な不揮 発性半導体記憶装置を提供することを目的とする。

【課題を解決するための手段】

本発明による不揮発性半導体記憶装置は、各々が1つのメモリセルアレイを含む複数のブロックと、レファレンスセルと、該レファレンスセルから読み出すレファレンス信号を該複数のブロックの各々に供給する信号線と、該複数のブロッ

クの各々に設けられ、該メモリセルアレイからの読み出しデータに与えられる負荷と同一の負荷を該レファレンス信号に与えるレファレンス負荷回路と、該複数のブロックの各々に設けられ、該レファレンス負荷回路により負荷が与えられた該レファレンス信号と該読み出しデータとを比較して該読み出しデータを判定するセンス回路を含むことを特徴とする。

[0025]

上記不揮発性半導体記憶装置においては、比較対象となる読み出しデータ信号及びレファレンス信号の電圧・電流レベルに影響する負荷(例えば、電流電圧変換回路、プリチャージ回路、パスゲート等)が、読み出しデータ信号及びレファレンス信号間で近接するように各ブロック内に設けられている。従って、複数のブロック間において各素子の特性、センスアンプのタイミング、昇圧電圧の電位等にバラツキが生じても、各ブロック内での読み出しデータ信号及びレファレンス信号に対する比較条件は同一となり、安定した適切なデータ判定動作が可能となる。

【発明の実施の形態】

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

[0026]

図2は、本発明による不揮発性半導体記憶装置を構成するコア回路周辺を示す 図である。図2において、図1と同一の要素は同一の番号で参照し、その説明は 省略する。

[0027]

図2の不揮発性半導体記憶装置は、複数のブロック51乃至54、制御回路61、レファレンスセル回路62、レファレンスYゲート63、及び昇圧回路64を含む。複数のブロック51乃至54の各々は、メモリセルアレイ11、Yゲート12、センス回路13、レファレンス負荷回路71、及びスイッチ回路72を含む。

[0028]

制御回路61は、読み出し動作、書き込み動作、及び消去動作の各動作モード に応じて適切な信号を各部に供給することにより、複数のブロック51乃至54 及びレファレンスセル回路62の動作を制御する。レファレンスセル回路62は、図1のレファレンスセル回路14と同様の回路でありレファレンスセルを含む。レファレンスYゲート63は、図1のレファレンスYゲート15の一部(トランジスタ32)に相当する。図1のレファレンスYゲート15の残り(トランジスタ33)に相当する部分は、各ブロック51乃至54に分配されている。同様に、図1のレファレンス負荷回路16に相当する部分は、各ブロック51乃至54に分配されておいる。各ブロック51乃至54に分配されておいる。各ブロック51乃至54におけるレファレンス負荷回路71が、レファレンスYゲート15の一部分とレファレンス負荷回路16に相当する部分とを含んだ構成となっている。

[0029]

昇圧回路64は、外部電源電圧に基づいて昇圧電圧を生成し、この昇圧電圧VBOOST_CSGを各ブロック51乃至54に供給する。各ブロック51乃至54においては、当該ブロックが選択されたときに限りスイッチ回路72が導通される。これにより、昇圧回路64からの昇圧電圧VBOOST_CSGが、昇圧電圧VBOOST_CSGが、昇圧電圧VBOOST_CS(n)(n=0~3:各ブロックに対応する番号)として、Yゲート12とレファレンス負荷回路71とに供給される。

[0030]

図3は、レファレンスセル回路62とレファレンスYゲート63との構成を示す図である。

[0031]

図3に示されるようにレファレンスセル回路62は、メモリセルトランジスタ21と同一構成の複数のセルトランジスタ81と、そのうちの一つであるレファレンスセル81(丸で囲んで示す)を読み出すためのワード線SBSRとを含む。レファレンスYゲート63は、複数のトランジスタ82を含む。トランジスタ82は、昇圧回路64からの昇圧電位VBOOST_CSGをゲート端子に受け取り導通し、レファレンスセル81のソースの電位をARVSSXG、ドレインの電流をDATABXG、ドレインの職のビット線の電流をDATABPXAGとして各ブロック51乃至54に供給する。

[0032]

図4は、複数のブロック51乃至54のうちで任意の1つのブロックにおける レファレンス負荷回路71とセンス回路13とを纏めて示す回路図である。

[0033]

図4において、センス回路13は、トランジスタ24乃至25、センスアンプ27、電流電圧変換回路28、及びプリチャージ回路29を含む。レファレンス負荷回路71は、AND回路91乃至93、レベルシフト回路94及び95、トランジスタ96乃至99、電流電圧変換回路100、及びプリチャージ回路101を含む。

[0034]

トランジスタ96乃至98は、図1のレファレンスYゲート15のトランジスタ33に対応する。各AND回路91乃至93の第1の入力には、当該ブロックが選択されるとHIGHになる信号QSELが入力される。AND回路91乃至93の第2の入力には、それぞれ信号BSPA_XREF、BSD_XREF、及びBSG_XREFが供給される。これらの信号は制御回路61から供給され、それぞれ対応する信号ARVSSXG、DATABXG、及びDATABPXAGをレファレンス負荷回路71に供給する場合にHIGHになる信号である。当該ブロックが選択され信号QSELがHIGHとなり、且つ信号BSPA_XREF、BSD_XREF、及びBSG_XREFがHIGHである場合に、AND回路91乃至93の出力がHIGHになる。

[0035]

レベルシフタ94及び95は、昇圧電圧VBOOST_CS(n)及びAND回路91及び92の出力を受け取り、AND回路の出力を昇圧電圧VBOOST CS(n)のレベルに電圧変換する。レベルシフタ94及び95の出力である電圧変換された信号は、それぞれパスゲートであるトランジスタ96及び97のゲート端子に印加される。これによりトランジスタ96及び97において充分な閾値電圧を確保して、レファレンスYゲート63からの信号ARVSSXG及びDATABXGを、それぞれプリチャージ回路101及び電流電圧変換回路100に電位レベルを変化させることなく供給する。またAND回路93の出力は、レベルシフタを用いることなく直接トランジスタ98のゲート端子に供給される

。これはパスゲートであるトランジスタ98を通過する信号DATABPXAGが、接地電位にあるべき信号であり、昇圧電位を用いなくとも充分にパスゲートを通過可能だからである。

[0036]

上記の構成により、図3に示されるレファレンスセル81のドレインとなるビット線は、DATABXとして電流電圧変換回路100に接続される。電流電圧変換回路100は電流信号を電圧信号に変換し、その出力SAREFをセンス回路13のセンスアンプ27に供給する。電流電圧変換回路100は、電流電圧変換回路28と同一の回路構成を有し、理想的には同一の特性を有する。

[0037]

またレファレンスセル81のソースとなるビット線は、GARVSSとしてトランジスタ99のドレインに接続される。通常の読み出し動作では、トランジスタ99のゲート端子電位であるSPVB_REFEXがHIGHとなり、GARVSSとは接地電位VSSへ接続される。トランジスタ99は、トランジスタ25と同一の規格の回路素子であり、理想的には同一の特性を有する。

[0038]

更にレファレンスセル81のドイレンとなるビット線の隣りのビット線は、DATAB_PREとしてプリチャージ回路101に接続される。プリチャージ回路101は、メモリセルの読み出し時に、ドレインとなるビット線の隣りのビット線を充電する。プリチャージ回路101は電流電圧変換回路100と同一の回路構成であり、ドレインとなるビット線と同一電位をその隣のビット線に供給する。従って、これらのビット線間には電流が流れずに、レファレンスセル81の電流のみが電流電圧変換回路100により検出されることになる。プリチャージ回路101は、プリチャージ回路29と同一の回路構成を有し、理想的には同一の特性を有する。

[0039]

図2に示されるメモリセルアレイ11は、図1に示されるメモリセルアレイ1 1と同様な構成である。メモリセルアレイ11のメモリセルトランジスタ21を 読み出す場合、指定されたワード線を選択活性化し、更にYゲート12でビット 線を選択する。また図3のレファレンスセル回路62のワード線SBSRを活性化する。図4のトランジスタ25のゲート電位であるSPVB、トランジスタ99のゲート電位であるSPVP_REFEX、トランジスタ24のゲート電位であるPGMDB、及びトランジスタ26のゲート電位であるMUXDATAPBを全てHIGHにして、GARVSSとARVSSを接地電位VSSとすると共に、DATABPとDATAB_PREとを短絡する。

[0040]

更にセンスアンプ27によりレファレンスセル81の電流と読み出し対象メモリセル21の電流とを比較して、読み出し対象メモリセル21の電流の方が大きい場合には"1"と判断し、小さい場合は"0"と判断する。

[0041]

上記の構成によれば、比較対象となる信号の電圧・電流レベルに影響する電流電圧変換回路28と電流電圧変換回路100、プリチャージ回路29とプリチャージ回路101、トランジスタ25とトランジスタ99、パスゲート23とパスゲート96乃至98等の互いに対となる回路要素が各ブロック内に近接して設けられている。従って、複数のブロック51乃至54の間において、各素子の特性、センスアンプ27のタイミング、昇圧電圧VBOOST_CS(n)の電位等にバラツキが生じても、各ブロック内での比較条件は同一となり安定した適切なデータ判定動作が可能となる。

[0042]

上記実施例においては、レファレンスYゲート63の複数のトランジスタ82については、各ブロックに設けるのではなくレファレンスセルアレイ62に近接する位置に1セットだけ設ける構成としている。これはトランジスタ82の次段においてバスゲートトランジスタ96乃至98が設けられているので、昇圧電圧VBOOST_CS(n)とVBOOST_CSGとに多少の差が生じても問題が生じないであろうとの考えに基づく。しかしこのような構成の変わりに、レファレンスYゲート63の複数のトランジスタ82を、各ブロックに1セットずつ設ける構成としてもよい。

[0043]

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

【発明の効果】

本発明による不揮発性半導体記憶装置においては、比較対象となる読み出しデータ信号及びレファレンス信号の電圧・電流レベルに影響する負荷(例えば、電流電圧変換回路、プリチャージ回路、パスゲート等)が、読み出しデータ信号及びレファレンス信号間で近接するように各ブロック内に設けられている。従って、複数のブロック間において各素子の特性、センスアンプのタイミング、昇圧電圧の電位等にバラツキが生じても、各ブロック内での読み出しデータ信号及びレファレンス信号に対する比較条件は同一となり、安定した適切なデータ判定動作が可能となる。

【図面の簡単な説明】

【図1】

フラッシュメモリ装置におけるデータ読み出しについて説明する図である。

【図2】

本発明による不揮発性半導体記憶装置を構成するコア回路周辺を示す図である

【図3】

レファレンスセル回路とレファレンスΥゲートとの構成を示す図である。

【図4】

複数のブロックのうちで任意の1つのブロックにおけるレファレンス負荷回路 とセンス回路とを纏めて示す回路図である。

【符号の説明】

- 11 メモリセルアレイ
- 12 Yゲート
- 13 センス回路
- 51、52、53、54 ブロック
- 61 制御回路
- 62 レファレンスセル回路

特2002-268317


- 63 レファレンス Y ゲート
- 64 昇圧回路
- 71 レファレンス負荷回路
- 72 スイッチ回路72

【書類名】

図面


【図1】

フラッシュメモリ装置におけるデータ読み出しについて説明する図




【図2】

本発明による不揮発性半導体記憶装置を構成するコア回路周辺を示す図



【図3】

レファレンスセル回路とレファレスYゲートとの構成を示す図



【図4】

複数のブロックのうちで任意の1つのブロックにおける レファレンス負荷回路とセンス回路とを纏めて示す回路図

